負(fù)載點(diǎn)電源供應(yīng)系統(tǒng) (POL) 或使用點(diǎn)電源供應(yīng)系統(tǒng) (PUPS) 等供電系統(tǒng)都廣泛采用同步降壓轉(zhuǎn)換器 (圖3)。這種同步降壓轉(zhuǎn)換器采用高端及低端的 MOSFET 取代傳統(tǒng)降壓轉(zhuǎn)換器的箝位二極管，以便降低負(fù)載電流的損耗。

圖3，同步降壓轉(zhuǎn)換器

　　工程師設(shè)計(jì)降壓轉(zhuǎn)換器時(shí)經(jīng)常忽視“擊穿”的問(wèn)題。每當(dāng)高端及低端 MOSFET 同時(shí)全面或局部啟動(dòng)時(shí)，便會(huì)出現(xiàn)“擊穿”的現(xiàn)象，使輸入電壓可以將電流直接輸送到接地。

　　擊穿現(xiàn)象會(huì)導(dǎo)致電流在開(kāi)關(guān)的一瞬間出現(xiàn)尖峰，令轉(zhuǎn)換器無(wú)法發(fā)揮其比較高的效率。我們不可采用電流探頭測(cè)量擊穿的情況，因?yàn)樘筋^的電感會(huì)嚴(yán)重干擾電路的操作。我們可以檢查兩個(gè)場(chǎng)效應(yīng)晶體管 (FET) 的門(mén)極/源極電壓，看看是否有尖峰出現(xiàn)。這是另一個(gè)檢測(cè)擊穿現(xiàn)象的方法。(上層 MOSFET 的門(mén)極/源極電壓可以利用差分方式加以監(jiān)測(cè)。)

　　我們可以利用以下的方法減少擊穿現(xiàn)象的出現(xiàn)。

　　采用設(shè)有“固定死區(qū)時(shí)間”的控制器芯片是其中一個(gè)可行的辦法。這種控制器芯片可以確保上層 MOSFET 關(guān)閉之后會(huì)出現(xiàn)一段延遲時(shí)間，才讓下層 MOSFET 重新啟動(dòng)。這個(gè)方法較為簡(jiǎn)單，但真正實(shí)行時(shí)則要很小心。若死區(qū)時(shí)間太短，可能無(wú)法阻止擊穿現(xiàn)象的出現(xiàn)。若死區(qū)時(shí)間太長(zhǎng)，電導(dǎo)損耗便會(huì)增加，因?yàn)榈讓訄?chǎng)效應(yīng)晶體管內(nèi)置的二極管在整段死區(qū)時(shí)間內(nèi)一直在啟動(dòng)。由于這個(gè)二極管會(huì)在死區(qū)時(shí)間內(nèi)導(dǎo)電，因此采用這個(gè)方法的系統(tǒng)效率便取決于底層 MOSFET 的內(nèi)置二極管的特性。

　　另一個(gè)減少擊穿的方法是采用設(shè)有“自適應(yīng)死區(qū)時(shí)間”的控制器芯片。這個(gè)方法的優(yōu)點(diǎn)是可以不斷監(jiān)測(cè)上層 MOSFET 的門(mén)極/源極電壓，以便確定何時(shí)才啟動(dòng)底層 MOSFET。

　　高端 MOSFET 啟動(dòng)時(shí)，會(huì)通過(guò)電感感應(yīng)令低端 MOSFET 的門(mén)極出現(xiàn) dv/dt 尖峰，以致推高門(mén)極電壓 (圖4)。若門(mén)極/源極電壓高至足以將之啟動(dòng)，擊穿現(xiàn)象便會(huì)出現(xiàn)。

圖4，出現(xiàn)在低端MOSFET的dv/dt感生電平振幅

　　自適應(yīng)死區(qū)時(shí)間控制器負(fù)責(zé)在外面監(jiān)測(cè) MOSFET 的門(mén)極電壓。因此，任何新加的外置門(mén)極電阻會(huì)分去控制器內(nèi)置下拉電阻的部分電壓，以致門(mén)極電壓實(shí)際上會(huì)比控制器監(jiān)控的電壓高。

　　預(yù)測(cè)性門(mén)極驅(qū)動(dòng)是另一個(gè)可行的方案，辦法是利用數(shù)字反饋電路檢測(cè)內(nèi)置二極管的導(dǎo)電情況以及調(diào)節(jié)死區(qū)時(shí)間延遲，以便將內(nèi)置二極管的導(dǎo)電減至比較少，確保系統(tǒng)可以發(fā)揮比較高的效率。若采用這個(gè)方法，控制器芯片需要添加更多引腳，以致芯片及電源模塊的成本會(huì)增加。

　　有一點(diǎn)需要注意，即使采用預(yù)測(cè)性門(mén)極驅(qū)動(dòng)，也無(wú)法保證場(chǎng)效應(yīng)晶體管不會(huì)因?yàn)?dv/dt 的電感感應(yīng)而啟動(dòng)。

　　延遲高端 MOSFET 的啟動(dòng)也有助減少擊穿情況出現(xiàn)。雖然這個(gè)方法可以減少或徹底消除擊穿現(xiàn)象，但缺點(diǎn)是開(kāi)關(guān)損耗較高，而效率也會(huì)下降。我們?nèi)暨x用較好的 MOSFET，也有助縮小出現(xiàn)在底層 MOSFET 門(mén)極的 dv/dt 電感電壓振幅。Cgs 與 Cgd 之間的比率越高，在 MOSFET 門(mén)極上出現(xiàn)的電感電壓便越低。

　　擊穿的測(cè)試情況經(jīng)常被人忽略，例如在負(fù)載瞬態(tài)過(guò)程中